This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.



PATENT ABSTRACTS OF JAPAN

(11)Publication number: 09148389 A

(43) Date of publication of application: 06.06.97

(51)Int. CI

H01L 21/66 G01R 1/073 G01R 31/26

(21)Application number: 07328307

(22) Date of filing: 22.11.95

(71)Applicant: ADVANTEST CORP

(72)Inventor: WATABE TAKASHI YOSHIDA MINAKO


COPYRIGHT: (C)1997,JPO

(54) PROBE CARD AND MICROCONTACT PIN

(57) Abstract:

PROBLEM TO BE SOLVED: To realize a pin contact structure of contact pins each having an elastic structure and capable of forming a high density configuration by forming micro contact pins having a conductivity on one end of a vertically movable beam and piezoelectric elements to move the beam up and down.

SOLUTION: A beam 4 having an elasticity in the vertical direction is formed on a first Si substrate 8 by the micromachining technique, microcontact pins 5 facing at electrodes of an element under test are formed on the top end of the beam 4 by forming a conductive film on this top end and conductively connected to a third Si substrate 15 through via holes 9. filmy piezoelectric elements 6 are insulatedly formed so as to hold the beam therebetween like a sandwich and two terminals of the element 6 are conductively connected to a piezoelectric element driving circuit 11 on the substrate 15 through via holes. This realizes a stable electric contact with the electrodes of the element under test.



(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平9-148389

(43)公開日 平成9年(1997)6月6日

(51) Int.Cl.*		識別記号	庁内整理番号	FΙ				技術表示箇所
HO1L	•			H01L	21/66	. :	В	
G01R	• • •			G 0 1 R	1/073		E	
-	31/26		,		31/26		J	


		審查請求	未請求 請求項の数4 FD (全 7 頁)
(21)出願番号	特顯平7-328307	(71) 出題人	390005175 株式会社アドバンテスト
22) 出顧日	平成7年(1995)11月22日		東京都練馬区旭町1丁目32番1号
•		(72)発明者	波部 隆
•			東京都練馬区旭町1丁目32番1号 株式会
			社アドバンテスト内
		(72)発明者	吉田 美那子
		}	東京都練馬区旭町1丁目32番1号 株式会
			社アドバンテスト内

(54) 【発明の名称】 プロープカードおよびマイクロコンタクトピン

(57)【要約】

【課題】 マイクロマシニング技術を使用して、各コンタクトピン個別に弾性構造を有した高密度配列可能なコンタクトピン構造を実現する。

【解決手段】 マイクロマシニング技術で形成した上下 動可能な梁4の一端に、導電性を付与したマイクロコン タクトピン5を少なくとも1極設け、梁4を上下動させ る圧電素子6を形成して設ける。



【特許請求の範囲】

【請求項1】 電気的接触を行う電極とのコンタクト構造において、

マイクロマシニング技術で形成した上下動可能な梁 (4)の一端に、導電性を付与したマイクロコンタクト ピン(5)を少なくとも1極設け、

該梁(4)を上下動させる圧電素子(6)を形成して設け、

以上を具備していることを特徴としたマイクロコンタクトピン。

【請求項2】 ウェハ(1)上の被試験素子電極(2) との電気的接触を行うコンタクト構造において、

被試験素子電極(2)の配列に対応して、マイクロマシニング技術で形成した上下動可能な梁(4)の一端に、被試験素子電極(2)とコンタクトする導電性を付与したマイクロコンタクトピン(5)を設け、

該梁(4)を上下動させる圧電素子(6)を形成して設け、

以上を具備していることを特徴としたプローブカード。 【請求項3】 圧電素子(6)を駆動する圧電素子駆動 回路(11)とこの間の接続をプローブカード構造内に 形成したことを特徴とする請求項2記載のプローブカー ド。

【請求項4】 ウェハ(1)上の被試験素子電極(2) との電気的接触を行うコンタクト構造において、

ウェハ(1)上の全被試験素子電極(2)の配列に対応して、マイクロマシニング技術で形成した上下動可能な梁(4)の一端に、被試験素子電極(2)とコンタクトする導電性を付与したマイクロコンタクトピン(5)をウェハ(1)上の全電極個数形成して設け、

該梁(4)を上下動させる圧電素子(6)を形成して設け、

ウェハ(1)上の各被試験素子単位にマイクロコンタクトピン(5)を切り替えるMPX回路(34)を形成して設け、

以上を具備していることを特徴としたプローブカード。 【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は、シリコンウェハ 上に形成された半導体集積回路素子の特性を試験するの に用いるプロープカードとマイクロコンタクトピンに関 する。

[0002]

【従来の技術】図4及び図5に従来技術によるプロープカードの構成を示す。

【0003】図4に示すように、従来技術によってシリコンのウェハ1上に形成された被試験素子7(チップ)としての半導体集積回路素子の特性を試験するのに用いられるプロープカードの構造の1例では、コンタクトピン19と、絶縁板17と、同軸線18とで構成されてい

る。コンタクトピン19は、通常ポゴピンと称される弾性構造のピンとなっており、被試験素子7の電極2(ボンディングパッド)の配置に対向して配列され、その先端が電極2に圧接して電気的導通を得る。絶縁板17は、コンタクトピン19を所定の位置に配列し固定するものである。また同軸線18は、コンタクトピン19の上端に接続し、図7のブロック図に示した試験装置28と被試験素子7との電気的信号の授受を行うためのものである。

【0004】また図5に示したのは、従来技術による上 記プローブカードの構造の他の1例であり、主要部とし て電極バンプ21と、メンプレン20と、プロープフレ ーム22と、スクリュウ23と、同軸線18とで構成さ れている。電極パンプ21は、シリコンのウェハ1上の 被試験素子7の電極の配置に対応して複数設けられ、そ の電極に圧接して電気的導通を得る。メンプレン20に は、電気信号用の配線とそれに接続された電極バンプ2 1とが設けられる。またプロープフレーム22は、電極 バンプ21やメンプレン20を上下させるプランジャ2 4 やスプリング25、圧力センサ26、プロープボード 27及び同軸線18などからなる構造物を支える為の枠 組みである。そしてスクリュウ23は、ウェハ1上の被 試験素子7の電極2に、プランジャ24を左右上下に位 置合わせをすることで電極バンプ21をスプリング25 を介して接触させ、結果として同軸線18を通じて試験 装置28との電気信号の授受を行わせるためのものであ る。

[0005]

【発明が解決しようとする課題】集積回路の高集積化、高速化により、プロープカードには、ますます、高密度のコンタクトピン、接続箇所のより良いインピーダンスマッチングが求められている。また大規模化により、ウェハの平坦度の劣化に対する対応や、あるいは被試験素子がアルミ電極2の場合はプロープカードのコンタクトピンとの接続を確実にするスクラブ動作(酸化皮膜の除去)対応も必要とされている。

【0006】図4によるコンタクトピン19の場合、ピンの先端はウェハ1上の被試験素子7の電極2に対応すべく細くできても、多数個を配列することや、剛性リード部がある程度の太さを必要とすること、同軸線18を使用せねばならぬことなどで、ピン間距離は1mmピッチ位が限度とされている。

【0007】また図5のメンプレン20上の電極バンプ21による方法は図4のコンタクトピン19を用いるものよりは、高集積化できても(約0.5mm限度)、ウェハ1の平坦度に対応できる電気的接続を得ることは、電極バンプ21の非独立性から不可能である。また、スクラブ動作も同様の理由により困難である。

【0008】上記記載のように従来技術におけるピンを 用いたプローブカードやメンブレンを用いたプローブカ ードでは、近年の狭小ピッチの被試験素子7に対応した プローブカードを実現することが、より困難になってき ている。

【0009】そこで、本発明では、マイクロマシニング 技術を使用して、各コンタクトピン個別に弾性構造を有 した高密度配列可能なコンタクトピン構造を実現するこ とを目的としている。

[0010]

【課題を解決するための手段】第1に、上記課題を解決するために、本発明の構成では、マイクロマシニング技術で形成した上下動可能な梁4の一端に、導電性を付与したマイクロコンタクトピン5を少なくとも1極設け、梁4を上下動させる圧電素子6を形成して設ける構造手段とする。これにより、電気的接触を行う電極2とで、各コンタクトピン個別に弾性構造を有したコンタクトを実現する。

【0011】第2に、上記課題を解決するために、本発明の構成では、被試験素子電極2の配列に対応して、マイクロマシニング技術で形成した上下動可能な架4の一端に、被試験素子電極2とコンタクトする導電性を付与したマイクロコンタクトピン5を設け、架4を上下動させる圧電素子6を形成して設ける構造手段とする。これにより、ウェハ1上の被試験素子電極2との電気的接触を行うコンタクト構造において、各コンタクトピン個別に弾性構造を有した高密度なコンタクト構造が実現でき、従来技術のコンタクトピンや電極バンプによる高密度化の難点やコンタクトア具合が解消可能になった。また、圧電素子6を駆動する圧電素子駆動回路11とこの間の接続をプローブカード構造内に追加して形成したプローブカード構造がある。

【0012】第3に、ウェハ1上の全被試験素子電極2の配列に対応して、マイクロマシニング技術で形成した上下動可能な梁4の一端に、被試験素子電極2とコンタクトする導電性を付与したマイクロコンタクトピン5をウェハ1上の全電極個数形成して設け、梁4を上下動させる圧電素子6を形成して設け、ウェハ1上の各被試験素子単位にマイクロコンタクトピン5を切り替えるMPX回路34を形成して設ける構成手段がある。これにより、XYステージを移動すること無くウェハ1上の全被試験素子を順次切り替えた電気的接触を実現できる。

[0013]

【発明の実施の形態】以下にこの発明の実施の形態を実施例と共に詳細に説明する。

[0014]

【実施例】本発明実施例について図1を示して、以下に 説明する。図1は、本発明の実施例による、コンタクト ピンが2列並行配列されている場合の、3層シリコン基 板で形成したプローブカードの要部断面構造図である。 【0015】図1の要部断面構造図において、本プロー ブカード3は3枚のシリコ基板を使用した3層構造から

成る。即ち、マイクロマシニング技術により第1シリコ ン基板8に上下方向に弾性を持たせた梁4を形成し、こ の梁4の先端部に被試験素子7の電極2と対向配列する ようにマイクロコンタクトピン5を先端部に導電性薄膜 処理して形成し、このマイクロコンタクトピン5と第3 シリコン基板とをバイアホール9で導通接続させる。そ してこの梁4にはサンドイッチ状に挟んだ薄膜状の圧電 素子6を絶縁して形成し、この圧電素子6の2端子を第 3シリコン基板上の圧電素子駆動回路11にバイアホー ルで導通接続させる。第2シリコン基板は、上記マイク ロコンタクトピン5構造部を削除して当たらないように し、また各種信号の内層配線にも利用する。第3シリコ ン基板15は、圧電素子6を駆動する圧電素子駆動回路 11と、第2シリコン基板と共に外部との各種信号の配 線層として使用する。ここで、圧電素子駆動回路11 は、被試験素子毎に設けられ、この昇圧回路により圧電 素子6に供給する数十Vの直流電圧を発生して、一括し てコンタクトON/OFF制御する。これらマイクロマ シニング技術を使用したコンタクト構造によって、各マ イクロコンタクトピン5は個別に弾性構造を有したコン タクトピン構造を実現できることとなる。

【0016】上記説明のマイクロマシニング技術による コンタクトピン構造形成について、以下に詳細説明す る。

(1) 圧電素子6は、梁4部の両面にスパッタ或いは蒸着等により、酸化シリコン (SiO2) 一金ーPLZT (鉛・ランタン・亜鉛・チタン酸化物の組成の圧電素子材) 一金ーPLZT一金の構成からなる薄膜を生成しバイモルフを形成する。梁4部との電気絶縁は、SiO2膜によって保たれる。その膜厚は、 $10V/1\mu$ mの耐圧があるので、 $3\sim5\mu$ m程度の成膜で圧電素子6の駆動電圧等に必要な $20\sim30V$ には十分に耐え得る。また図示したように圧電素子6は、バイアホール9によって内部配線30及び圧電素子駆動回路11と接続する。尚マイクロコンタクトピン5は、上下に 10μ m程度上下動可能になることで被試験素子7の電極2の高低ずれやウエハの湾曲が有っても、個々に安定な電気的接触を実現できることとなる。

【0017】(2)複数マイクロコンタクトピン5と外部との接続は、図には示されていないが、このコンタクト構造物に隣接して例えばセラミック基板を配置して、これとの間でボンディング接続して使用に供する。

【0018】次に図6を示して、マイクロコンタクト構造の製造プロセス例を説明する。

- 1. 使用するシリコン基板としては、結晶面 (100) 面のシリコン材を使用した場合とする。
- 2. フォトリソグラフによりマスクを形成した後、C2 F6 (6フッ化炭素) ガスを用いたドライエッチングにより $100 \times 100 \times 100$ ミクロンの直方体を先端に持った厚さ200ミクロン、長さ500ミクロンの梁4

を形成する。

- 3. 異方性ウェットエッチングにより、高さ50ミクロンの結晶面(111)面で囲まれたピラミッド状の4角錐の突起であるマイクロコンタクトピン5を形成する。エッチングにはイソプロピルアルコールを混合したKOH(水酸化カリウム)の3N(規定濃度)水溶液を用いて、70度C±1度Cで1時間浸漬する。
- 4. 絶縁体(ポリイミド)31に埋め込み、裏面からふっ硝酸混液にてロストウェハ処理して梁4の厚さを20 $0\rightarrow 50$ ミクロンに薄くする。
- 5. 架4部にスパッタにより、酸化シリコンー金ーPL ZTー金ーPLZTー金の二重構成からなるバイモルフ の圧電素子6を形成する。ここでPLZTは圧電素子形 成材であり、鉛・ランタン・亜鉛・チタン酸化物からな る。
- 6. 通常の従来技術のプロセスにて、バイアホール9、マイクロストリップラインを形成し、かつ梁4の裏面に相当する箇所にSiO2(酸化シリコン)からなる犠牲層32を形成した第2シリコン基板10を張り合わせ積層する。その上に圧電素子駆動回路11を形成した第3シリコン基板15を張り合わせ積層して各々のバイアホール間を接続する。
- 7. 最後に犠牲層32を除去して上下動可能な弾性を持たせた架4を形成して、電極2に対応した100ミクロンピッチの梁4を配列したプロープカード3を形成する

【0019】上記プロープカード3構造を使用した応用 としては、図2、図3に示すように、ウエハ上の被試験 素子7の全個数に対向した複数プローブカード3を3層 シリコンウエハで一体形成する一例がある。図2は、こ の一体形成の複数プロープカードの側断面図であり、図 3は、この斜視図である。この場合では、どの被試験素 子を試験するかを選択切り替用のアナログMPX回路3 4 とMPX ドライバ2 9 もこの3 層シリコンウエハ上に 形成する。また外部との信号授受は、これら図には示さ れていないが、このウエハに隣接して例えばセラミック 基板を配置して、これとの間でボンディング接続してデ バイス試験用信号の授受を行い試験に供する。このウエ ハ一体のプロープカード構造では、XYステージを移動 が不要になる為、順次MPX回路34で試験用信号を切 り替えながら試験可能になる特徴がある。この試験系統 図は図7に相当する。

[0020]

【発明の効果】本発明は、以上説明したように構成されているので、下記に記載されるような効果を奏する。マイクロマシニング技術を使用し、先端部にマイクロコンタクトピン5を有し、上下方向に弾性を持たせた梁4を形成し、この梁を上下動させる圧電素子6を形成したことにより、個々のマイクロコンタクトピン5が個別に上下動して被試験素子の電極2に接触する構造が得られる

こととなり、このことから、安定した被試験素子の電極2との電気的接触が実現できる効果が得られる。また、圧電素子6駆動回路をプローブカード3に内蔵することで小型にできる。また、図3に示すように、プローブカード3をウエハ上の被試験素子の全個数に対応して一体形成し、かつMPX回路34も搭載することにより、XYステージを移動すること無く、順次MPX回路34で切り替えながら試験実施可能になる効果が得られる。

【図面の簡単な説明】

【図1】本発明の、電極が2列並行配列されている場合の、3層シリコン基板で形成したプローブカードの要部 断面構造図である。

【図2】本発明の、ウエハ上の被試験素子の全個数に対応して複数プローブカード3をシリコンウエハに形成して試験する側断面図である。

【図3】本発明の、ウエハ上の被試験素子の全個数に対応して複数プロープカード3をシリコンウエハに形成して試験する斜視図である。

【図4】従来技術による構成のプローブカードを示す断 面図である。

【図5】従来技術による構成のプローブカードの他の1 例を示す断面図である。

【図6】本発明の、マイクロコンタクト構造の製造プロセス例を説明する製造プロセスの工程図である。

【図7】本発明の応用の、順次MPX回路34で切り替えながら試験実施する試験系統図である。


【符号の説明】

【符号の説明】	
- 1	ウェハ
2	電極
3 .	プローブカード
4	梁
5	マイクロコンタクトピン
6	圧電素子
7	被試験素子
8	第1シリコン基板
9	パイアホール
1 0	第2シリコン基板
1 1	圧電素子駆動回路
15	第3シリコン基板
1 7	絶縁板
1 8	同軸線
1 9	コンタクトピン
2 0	、メンプレン
2 1	電極バンプ
2 2	プロープフレーム
2 3	スクリュウ
2 4	プランジャ
2 5	スプリング
2 6	圧力センサ
2 7	プローブボード

2 8 3 0 試験装置 内部配線


犠牲層 MPX回路

【図1】




【図2】


【図4】









【図5】



【図6】







复性后体素

【図7】

